随着半导体工艺制造不断迈向更先进的节点，英特尔在2025年VLSI大会上正式发布了其最新的18A（约1.8纳米级）工艺技术，力图在与台积电2nm工艺的竞争中夺回领先地位。18A工艺不仅在功耗、性能和晶体管密度方面较前代工艺有显著提升，更带来了多项架构与制造工艺上的创新，极大地提高了芯片设计的灵活性和大规模量产的可行性。 英特尔18A工艺在性能参数上的表现尤为亮眼，相较于上代Intel 3工艺，该工艺能够实现约30%的晶体管密度提升和25%的性能提升，同时在功耗方面实现36%的显著降低。这意味着在同等芯片面积下，18A工艺能够集成更多功能单元，提高运算速度，同时延长电池寿命或降低数据中心的能耗。这些提升特别适用于桌面客户端及数据中心两大应用领域，英特尔计划将该工艺应用于即将发布的Panther Lake处理器。 在技术架构层面，18A工艺引入了英特尔第二代RibbonFET栅极全包覆（Gate-All-Around, GAA）晶体管，完全包裹芯片通道，较传统FinFET晶体管的三面包覆结构实现了更精准的电气控制。
精细的栅极控制带来了漏电流减少和性能提升，并使得工程师能够根据需求灵活调节晶体管宽度和层数，在高性能和低功耗之间进行平衡。RibbonFET晶体管采用四层纳米带设计，支持八档不同阈值电压，确保设计团队在频率、泄露和功耗等指标间拥有更丰富的优化空间。 除此之外，18A工艺首次量产采用了PowerVia背面电源供给网络（BSPDN），这是一项划时代的创新。传统芯片设计中电源主要来自芯片正面金属层，随着工艺节点缩小，电源和信号线紧密交织导致干扰和电阻上升。PowerVia技术将电源通路移至芯片背面，与信号线物理隔离，显著减少了电阻和电压波动，提高了整体电路的可靠性和功率效率。同时，背面电源布线减轻了布线复杂度，提升了逻辑单元的堆叠密度，带来了8%到10%的晶体管密度额外增加。
在制造工艺方面，英特尔18A工艺采用先进的极紫外（EUV）单遍光刻技术，优化了M0至M2金属层的图形制程，通过减少掩模工艺复杂度降低生产成本。此外，背面金属层采用低电阻和高热导材料，提升热管理效果，满足高性能晶体管发热密度的需求。载体晶圆结合技术也得到了加强，辅以支持Foveros及EMIB等3D封装方案，更好地适应异构集成和封装创新的潮流。 在耐久性和可靠性方面，PowerVia电源网络经受了JEDEC规定的多项严苛测试，包括高温高湿加速应力试验、长时间高温老化和冷热循环测试，均表现出零失效的优异成绩，充分证明其可应用于高性能长生命周期计算平台。此外，内嵌SRAM受益于18A工艺的高密度0.021微米平方位单元，性能稳定，抗衰减能力强，进一步巩固了芯片的整体可靠性。 虽然英特尔18A工艺的电压支持范围略有不同，最高支持1.1伏电压，相较于Intel 3的1.3伏略低，但在绝大多数客户PC和数据中心处理器应用场景中，这种设计权衡并不会显著影响性能表现。
反而得益于先进器件结构和功率优化技术，18A工艺能够在更低的电压下实现较高频率，极大增强了芯片节能与性能平衡的能力。 与竞争对手台积电的N2工艺相比，18A在SRAM密度上基本持平，达到约31.8Mb/mm²，而台积电N2进一步将位单元缩小至0.0175微米平方，密度约为38Mb/mm²。尽管如此，18A凭借RibbonFET与PowerVia技术的综合加持，优化了功耗效率与电路设计的灵活性，对实际性能提升贡献尤为显著。 英特尔此次对18A工艺的公布展示了其爬坡先进制程技术的决心和实力，也昭示了其希望扭转近年来在代工领域失去优势的局面。18A工艺的量产时间预计为2025年下半年，届时将标志着英特尔与台积电进入真正的前沿节点直接竞争阶段。 总的来看，英特尔18A工艺通过一系列技术创新和制造优化，在提高性能、降低功耗和提升芯片密度等方面取得了突破。
RibbonFET晶体管结构带来了更优的电性控制和功耗调节能力，PowerVia背面供电技术不仅提升了电源稳定性，也优化了设计复杂度和制造效率。制程上的EUv单遍光刻和改进热管理措施则确保了大规模量产的可能性与产品的可靠性。未来，随着18A应用于多款高端CPU和数据中心芯片，预计将为英特尔带来新的竞争优势，推动其半导体产业的再崛起。随着全球芯片需求持续旺盛，18A无疑将成为英特尔在下一代计算和人工智能领域的重要技术支撑。
