随着网络设备需求的不断增长和开源理念的兴起，越来越多技术团队投入到自研开源以太网交换机的开发中。LATENTRED项目便是其中的佼佼者，致力于打造一款1U规格、完全开源的可管理以太网交换机。本文聚焦于该项目的核心组件之一——24端口QSGMII线路板，通过详尽的设计介绍和实验数据，帮助读者深入理解其关键技术细节和性能优势。 线路板设计的整体布局突出对称性，同时针对PHY芯片的非镜像结构进行了细微调整。线路板前端北侧配备了三组8端口的RJ45接口，选用了Link-PP LPJT476156AENL型号。这些端口模块不仅带有内置磁性元件与AC耦合中心抽头，满足电压模式PHY的需求，其高成本也体现了硬件质量的要求和供应链的挑战。
线路板关键部件为两颗Microchip VSC8512 12端口QSGMII PHY芯片，这些芯片源自65纳米工艺，虽较为老旧，却因供应可得性和开放数据手册而成为项目的最佳选择。芯片的低速数字GPIO接口采用LVCMOS25电平，与常见的LVCMOS33或LVCMOS18有所不同，这给线路板与主控板之间的信号匹配带来一定挑战。为了调试，开发者还集成了符合Xilinx 2x7引脚的JTAG接口，支持边界扫描测试，尽管迄今尚未使用该功能。 线路板东西两侧布置了电源轨测试点和对PHY模拟隔离域进行滤波的元件。旁边安装了AT30TS74 I2C温度传感器，负责监测PHY区域温度，保障工作的稳定性。芯片下方配置了Samtec ARF6系列连接器，采用“飞越”架构传输八对100欧双端差分信号，实际上只启用了六对来完成三条TX和三条RX通道。
此设计利用了成本较低的Shengyi S1000-2M高Tg FR-4材料，避免了高速信号的损失，可有效控制整体成本。 线路板也考虑了调试便利，配备了电源与复位按键，这些按钮通过GPIO信号连接到控制MCU，日后可由FPGA或者主处理器通过I2C或SPI总线远程控制，实现无物理接触的管理操作。管理数据接口集中在一个10针Molex PicoBlade连接器中，涵盖I2C、SPI和MDIO总线，满足对MCU和PHY芯片的控制需求。 电源设计是该线路板性能保障的重中之重。它搭载四颗Murata MYMGK00504ERSR型号的4A DC-DC模块，将输入的12V直流电转换成多路电压，分别供给3.3V、2.5V、1.0V数字及1.0V模拟核心电源。在电源区安置了温度传感器和集成电流/电压监测的INA230芯片，实时掌握功率转换状态和安全状况。
负责整个电源管理与故障检测的MCU选用STM32L431，支持电源的启停逻辑及保护机制，有效保证了电路的稳定运行。 功耗与电源质量的测试是确保线路板设计可行的关键环节。在没有实际数据流动的仿真状态下，23个端口保持活动并连接回环电缆，测试设备包括Teledyne LeCroy波形示波器和RP4030主动探头，数据采集涵盖电压纹波、电流负载及频谱分析。 3.3V电源轨为掉电保护和指示灯驱动供电，电压偏差和纹波幅度均在可接受范围之内，功率约572毫瓦。特别提到的是RJ45接口中传统的黄绿指示灯虽功耗偏高，但受到集成磁性元件和物料限制，短期难以换用更节能的LED方案。 2.5V轨为电路中耗电最重端口，向PHY的GPIO和模拟PAM-5驱动侧供电。
电压稳定性良好，纹波极低且有特征性的开关尖峰显示，证明了设计对开关噪声的良好控制。模拟部分滤波网络准确滤除了噪声，提升了电源品质，从而为敏感的线路芯片提供优异供电环境。 1.0V数字轨使用7.7mV峰峰纹波和极低的均方根值，结合合适的电容退耦，确保对数字核心的干扰最小。测试时通过贴近PHY芯片内部的测点验证，有效排除了近场测量假象，这种严谨的测量方式保障了电源质量评估的准确性。 模拟1.0V电源域划分为多个子域，专门支持PHY芯片内模拟电路和SERDES接口。纹波值史无前例地低，最高频率可达几十GHz范围，体现了切换模式电源设计与滤波技术的极致优化，实现对高速模拟信号的无损供电。
线路板与主控FPGA之间通过6条QSGMII接口连接，每个PHY实现3条5Gbps NRZ信号链路。线路设计着重减少插入损耗，采用短链路和高质量材料，确保信号完整性。通过先进的示波器和差分探头在发射端测量信号波形，同时在接收端通过多段电缆和适配器测试链路性能，数据完成性好，眼图开阔，足以满足和超过标准要求。 尽管PHY芯片厂商未公开部分寄存器配置，开发人员仍通过调节FPGA端的发射均衡器参数优化信号质量，并对接收端的信号进行了对比分析，显示接收器整体表现优异且非常洁净。激励信号中，6Gbps接收端的性能与28Gbps发射端的富余性能形成鲜明对比，体现设计平衡及元件选型的合理性。 目前对于以太网物理层接口（MDI）尚未进行专业的信号完整性测量，但多次测试均未见误码，且链路稳定性极高，满足常用应用需求。
开发者计划在后续版本支持合规性测试，进一步保障产品可靠性。 散热方面，应用低剖面散热片和小型风扇在无通风道情况下测试，PHY芯片温度维持在安全范围，但较远端PHY温度偏高。热成像显示热量主要集中于PHY及其邻近区域，高功率DC-DC模块局部发热明显。为提升散热效果，后续计划采用更高强度散热片及3D打印导流罩，确保在1U封装环境中维持理想温度水平。 总结来看，24端口QSGMII线路板在经过严密设计、全面验证及性能调优后，证明了架构的可行性与稳定性。尽管存在LED指示灯线路设计的小缺陷，开发者采用软件补偿方案避免了硬件复刻，体现了灵活务实的工程思路。
项目不仅复用和优化了前代成果，也循序渐进解决了复杂高速信号与电源管理的挑战，为开源以太网交换机的商用和推广打下坚实基础。 未来，该项目期待进一步优化硬件接口、提升能效及丰富管理功能，吸引更多开源硬件开发者和网络工程爱好者的参与和共建。LATENTRED及其关键模块线路板的成功研发彰显了开源硬件在高性能网络设备领域的无限潜力和发展前景。
